数字秒表的设计与实现实验报告

09-12

电子科技大学

《数字秒表课程设计》

姓名: xxx 学号：学院：指导老师：xx

摘要

EDA 技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA 在ISE10.1软件下利用VHDL 语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL 硬件描述语言，运用ModelSim 等EDA 仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL 源程序和仿真结果, 仿真结果表明该设计方案的正确, 展示了VHDL 语言的强大功能和优秀特性。

关键词：FPGA, VHDL, EDA, 数字秒表

第一章引言 ........................................................................................................................................ 4 第二章设计背景 ................................................................................................................................ 5

2.1 方案设计 ............................................................................................................................... 5 2.2 系统总体框图........................................................................................................................ 5 2.3 -FPGA实验板 ........................................................................................................................ 5 2.4 系统功能要求........................................................................................................................ 6 2.5 开发软件 ............................................................................................................................... 6

2.5.1 ISE10.1简介 . ............................................................................................................... 6 2.5.2 ModelSim简介 . ........................................................................................................... 6 2.6 VHDL语言简介 .................................................................................................................... 7 第三章模块设计 ................................................................................................................................ 8

3.1 分频器 ................................................................................................................................... 8 3.2 计数器 ................................................................................................................................... 8 3.3 数据锁存器 ........................................................................................................................... 9 3.4 控制器 ................................................................................................................................... 9 3.5 扫描控制电路...................................................................................................................... 10 3.6 按键消抖电路...................................................................................................................... 11 第四章总体设计 .............................................................................................................................. 12 第五章结论 ...................................................................................................................................... 13 附录 .................................................................................................................................................... 14

第一章引言

数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA 。对于芯片设计而言， FPGA 的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA 实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA 利用VHDL 硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL 的EDA 工具ModelSim 对各个模块仿真验证，并给出了完整的源程序和仿真结果。

第二章设计背景

2.1 方案设计

本次试验采用如下方案：由基本数字逻辑单元进行设计, 它由振荡器产生一定频率的方波脉冲，该信号的频率为48MHz ，之后由分频器对方波脉冲进行分频，分别得到实验所需的1KHz 和100Hz 两种频率，以达到设计电路所需的频率脉冲，100Hz 脉冲作为时钟信号驱动计数器进行计数，1KHz 作为扫描频率，产生计数信号，最后由一个3-8译码器译码并在数码管上显示。本次试验不需要搭建硬件电路，是基于FPGA 的数字秒表设计方法。采用VHDL 硬件描述语言进行软件设计，最后将程序下载到电路板上运行。

2.2 系统总体框图

本实验所设计的数字秒表主要有分频器计数器、数据锁存器、控制器、扫描计数器、数据选择器和7段译码器，显示电路、按键消抖电路组成。系统框图如下图所示。

图 1-1

2.3 -FPGA实验板

我们将在EEC-FPGA 实验板上完成秒表的设计实现，实验板原理如图1-3所示。

图

1-2

2.4 系统功能要求

秒表的计时范围为00’00”00 ~ 59’59”99。有两个按钮开关Start/Stop和Split/Reset，控制秒表的启动、停止、分段和复位：在秒表已经被复位的情况下，按下“Start/Stop”键，秒表开始计时。在秒表正常运行的情况下，如果按下“Start/Stop”键，则秒表暂停计时；再次按下该键，秒表继续计时。在秒表正常运行的情况下，如果按下“Split/Reset”键，显示停止在按键时的时间，但秒表仍然在计时；再次按下该键，秒表恢复正常显示。在秒表暂停计时的情况下，按下“Split/Reset”键，秒表复位归零。

2.5 开发软件

本次试验所用的EDA 软件包括ISE10.1和仿真采用的ModelSim 。

2.5.1 ISE10.1简介

ISE 的主要功能包括设计输入、综合、仿真、实现和下载，涵盖了可编程逻辑器件开发的全过程，从功能上讲，完成CPLD/FPGA的设计流程无需借助任何第三方EDA 软件。ISE 涵盖的功能有设计输入、综合、仿真、实现以及下载。

设计输入：ISE 提供的设计输入工具包括用于HDL 代码输入和查看报告的ISE 文本编辑器（The ISE Text Editor），用于原理图编辑的工具ECS （The Engineering Capture System），用于生成IP Core的Core Generator，用于状态机设计的StateCAD 以及用于约束文件编辑的Constraint Editor等。

综合：ISE 的综合工具不但包含了Xilinx 自身提供的综合工具XST ，同时还可以内嵌Mentor Graphics公司的Leonardo Spectrum和Synplicity 公司的Synplify ，实现无缝链接。

仿真：ISE 本身自带了一个具有图形化波形编辑功能的仿真工具HDL Bencher，同时又提供了使用Model Tech公司的Modelsim 进行仿真的接口。

实现：此功能包括了翻译、映射、布局布线等，还具备时序分析、管脚指定以及增量设计等高级功能。

下载：包括BitGen ，用于将布局布线后的设计文件转换为位流文件，还包括了IMPACT ，功能是进行芯片配置和通信，控制将程序烧写到FPGA 芯片中去。

2.5.2 ModelSim简介

ModelSim 是Mentor 公司的产品。在业界，它被认为是最优秀的HDL 语言仿真软件。它提供友好的仿真环境，是支持VHDL 和Verilog 混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP 核。其个性化的图形界面和用户接口，为用户

加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。

2.6 VHDL语言简介

VHDL 全名Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。VHDL 翻译成中文就是超高速集成电路硬件描述语言。VHDL 主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL 的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL 的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部和内部，即设计实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL 系统设计的基本点。现在，VHDL 和VERILOG 作为IEEE 的工业标准硬件描述语言，又得到众多EDA 公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。

第三章模块设计

3.1 分频器

对晶体振荡器产生的48MHz 时钟信号进行分频，产生100Hz 的时间基准信号。本实验先将晶体震荡的频率分频得到10KHz 的信号，再从10KHz 信号得到1KHzde 扫描频率，最后再产生计数的基准频率。该模块的源代码详见附录1，图2-1为由ISE 得到的设计综合图，图2-2为由ModelSim 所得到的仿真图。

图 2-1

图 2-2

由图2-2的分频器仿真图可以发现，本程序依次得到了10KHz 、1KHz 、100Hz 三种不同的频率.

3.2 计数器

对时间基准脉冲进行计数，完成计时功能。需要从0.01s 开始计数，因此需要一个100Hz 的时钟产生计数脉冲。完成电子秒表的功能一共需要4个模10计数器和2个模6计数器。下面以以模6计数器为例，其VHDL 源程序详见附录2。图2-3为由ISE 得到的设计综合图，图2-4为由ModelSim 所得到的仿真图。

图

2-3 8

图2-4

由图2-4可以发现，当计数器从0计数到5的时候，又从0开始，实现了模6计数的功能。

3.3 数据锁存器

锁存数据使显示保持暂停。锁存器该模块部分VHDL 源程序详见附录3，图2-5为由ModelSim 所得到的仿真图。

图2-5

由图2-5可以发现，当锁存使能为1时，锁存器的输入和输出一致，接着使锁存使能变为0，给不同的输入信号，锁存输出保持上一次的值不变，即是在锁存使能有效时将当前输入送给输出。

3.4 控制器

控制计数器的运行、停止以及复位。产生锁存器的使能信号，计数使能信号以及计数清零信号，其状态图如图2-6

图

由图2-6可知，系统要求控制器有三个输出，分别是计数清零、计数使能和正常显示（锁存使能），输入为时钟和两个按键信号。其状态转换关系如表一，其VHDL 源程序详见附录4。图2-7为由ISE 得到的设计综合图，图2-8为由ModelSim 所得到的仿真图。

表一状态转换关系

图2-7

图2-8

由图2-8可以发现，当start_stop为‘1’，split_reset为’0’时，在时钟上升沿到来的时候输出状态由”011”变为”001”，接着当start_stop为‘0’，split_reset为’1’时，在时钟上升沿到来的时候输出状态由”001”变为”111”，接着当start_stop为‘0’，

split_reset为’0’时，在时钟上升沿到来的时候输出状态保持”111”。可以分析得出，该控制电路的状态变化符合要求。

3.5 扫描控制电路

包括扫描计数器、数据选择器和7段译码器，控制8个数码管以扫描方式显示计时结果，该模块部分VHDL 源程序详见附录5。图2-9为实验板上的显示电路以及扫描控制及显示译码的电路框图。

图2-9

3.6 按键消抖电路

因为一般情况下按键在按下和松开的瞬间会出现抖动的现象，因此按键消抖电路的作用是消除按键抖动的影响以及保证每按一次键只输出一个脉冲，其宽度为一个时钟周期。该模块部分VHDL 源程序详见附录6。图2-10是由ISE 得到的设计综合图。

图2-10

第四章总体设计

各部分模块完成后, 需要将各个模块组合起来完成数字秒表的整体结构。图3-1为秒表系统的 RTL Schematic

图3-1

由图3-1可知，秒表系统的输入只有三个，分别是晶体震荡的时钟信号，两个按键start/stop和splite/reset，系统的输出为段选信号和片选信号。片选信号来自扫描时种下的计数器输出通过3-8译码器得到，从而来控制数码管轮流显示，由于扫描频率使用的是1KHz 的时钟，因此人眼不能分辨，故而显示效果为8个数码管同时亮，段选信号来自计数器输出，还有一个OP_EN信号是由计数器产生的进为输出，在该系统中无用，故设置为open 。设计输入完成后, 进行整体的编译和逻辑仿真, 然后进行转换、延时仿真生成配置文件, 最后下载至FPGA 器件, 完成结果功能配置, 实现其硬件功能。

第五章结论

该系统运用先进的EDA 软件和VHDL, 并借助FPGA 实现数字秒表的设计, 充分体现了现代数字电路设计系统芯片化, 芯片化设计的思想突破了传统电子系统的设计模式, 使系统开发速度快、成本低、系统性能大幅度地提升。

本文所介绍数字秒表设计方法，采用了当下最流行的EDA 设计手段。并借助FPGA 实现数字秒表的设计, 充分体现了现代数字电路设计系统芯片化, 芯片化设计的思想突破了传统电子系统的设计模式, 使系统开发速度快、成本低、系统性能大幅度地提升。通过实验验证，本文设计的数字秒表计时准确、性能稳定，可以很容易嵌入其他复杂的数字系统，充当计时模块。利用EDA 设计工具，结合基于FPGA 的可编程实验板，轻松实现电子芯片的设计，现场观察实验结果，大大缩短了产品的设计周期和调试周期，提高了设计的可靠性和成功率，体现了逻辑器件在数字设计中优越性。

参考文献

[1] 基于FPGA 的数字秒表的设计_杨远成

[2] 一种基于FPGA 的数字秒表设计方法_王永维

[3] 电子技术综合实验资料--秒表

[4] 电子技术综合实验资料--ISE 开发流程

[5] 电子技术综合实验资料--modelsim 仿真流程

附录

1 分频器VHDL 源程序

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code.

--library UNISIM;

--use UNISIM.VComponents.all;

entity div_fre_1khz_new is

Port ( clk : in STD_LOGIC;

out_10k:out STD_LOGIC;

out_1k : out STD_LOGIC;

out_100Hz: out STD_LOGIC);

end div_fre_1khz_new;

architecture Behavioral of div_fre_1khz_new is

signal count_10k_next:std_logic_vector(11 downto 0):=(others=>'0'); signal count_10k_curr:std_logic_vector(11 downto 0):=(others=>'0'); signal count_1k_next:std_logic_vector(3 downto 0):=(others=>'0'); signal count_1k_curr:std_logic_vector(3 downto 0):=(others=>'0'); signal count_100hz_next:std_logic_vector(3 downto 0):=(others=>'0'); signal count_100hz_curr:std_logic_vector(3 downto 0):=(others=>'0'); begin

-----------------------------------------------------------------

---------------分频得到10KHz 的时钟------------------

-----------------------------------------------------------------

P1:process(count_10k_curr) is

begin

if count_10k_curr = 4799 then

count_10k_next '0');

else

count_10k_next

end if;

end process;

fre10k:process(clk) is

begin

if rising_edge(clk) and clk='1' then

count_10k_curr

end if;

end process;

out_10k

--out_10k

-------------------------------------------------------------------

------------利用的到的10KHz 分频得到1KHz 的时钟----------------- -------------------------------------------------------------------

P2:process(count_1k_curr) is

begin

if count_1k_curr=9 then

count_1k_next'0');

else

count_1k_next

end if;

end process;

fre1k:process(count_10k_curr(11)) is

begin

if rising_edge(count_10k_curr(11)) and count_10k_curr(11)='1' then count_1k_curr

end if;

end process;

out_1k

--------------------------------------------------------------------

------------利用的到的10KHz 分频得到100Hz 的时钟---------------- --------------------------------------------------------------------

P3:process(count_100hz_curr) is

begin

if count_100hz_curr=9 then

count_100hz_next'0');

else

count_100hz_next

end if;

end process;

fre100hz:process(count_1k_curr(3)) is

begin

if rising_edge(count_1k_curr(3)) and count_1k_curr(3)='1' then count_100hz_curr

end if;

end process;

out_100Hz

---------------------------------------------

2 模10和模6计数器VHDL 源程序

2.1 模10计数器

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code.

--library UNISIM;

--use UNISIM.VComponents.all;

entity counter_10 is

Port ( clk : in STD_LOGIC;

rst : in std_logic;

carry_in:in std_logic;

carry_out:out std_logic;

out10 : out STD_LOGIC_VECTOR (3 downto 0)); end counter_10;

architecture Behavioral of counter_10 is

signal con:STD_LOGIC_VECTOR (3 downto 0):="0000";

begin

process(clk,rst)

begin

if rst = '1' then

con'0');

else

if rising_edge(clk) and clk='1' then

if carry_in = '1' then

if con=9 then

con'0');

else

con

end if;

else null;

end if;

end process;

out10

carry_out

end Behavioral;

2 模6计数器

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code.

--library UNISIM;

--use UNISIM.VComponents.all;

entity counter_10 is

Port ( clk : in STD_LOGIC;

rst : in std_logic;

carry_in:in std_logic;

carry_out:out std_logic;

out10 : out STD_LOGIC_VECTOR (3 downto 0)); end counter_10;

architecture Behavioral of counter_10 is

signal con:STD_LOGIC_VECTOR (3 downto 0):="0000";

begin

process(clk,rst)

begin

if rst = '1' then

con'0');

else

if rising_edge(clk) and clk='1' then

if carry_in = '1' then

if con=9 then

con'0');

else

con

end if;

else null;

end if;

end process;

out10

carry_out

end Behavioral;

3 锁存器

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code.

--library UNISIM;

--use UNISIM.VComponents.all;

entity latch is

Port ( en : in STD_LOGIC;

count_in1 : in STD_LOGIC_VECTOR (3 downto 0); count_in2 : in STD_LOGIC_VECTOR (3 downto 0); count_in3 : in STD_LOGIC_VECTOR (3 downto 0); count_in4 : in STD_LOGIC_VECTOR (3 downto 0); count_in5 : in STD_LOGIC_VECTOR (3 downto 0); count_in6 : in STD_LOGIC_VECTOR (3 downto 0); count_out1 : out STD_LOGIC_VECTOR (3 downto 0); count_out2 : out STD_LOGIC_VECTOR (3 downto 0); count_out3 : out STD_LOGIC_VECTOR (3 downto 0); count_out4 : out STD_LOGIC_VECTOR (3 downto 0);

count_out5 : out STD_LOGIC_VECTOR (3 downto 0); count_out6 : out STD_LOGIC_VECTOR (3 downto 0)); end latch;

architecture Behavioral of latch is

begin

process(en,count_in1,count_in2,count_in3,count_in4,count_in5,count_in6) begin

if en='1' then

count_out1

count_out2

count_out3

count_out4

count_out5

count_out6

end if;

end process;

end Behavioral;

4 控制器

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code.

--library UNISIM;

--use UNISIM.VComponents.all;

entity control is

port( start_stop:in STD_LOGIC;

split_rest:in STD_LOGIC;

clk_1KHz :in STD_LOGIC;

clean: out STD_LOGIC;

En:out STD_LOGIC;

count_dis:out STD_LOGIC);

end control;

architecture Behavioral of control is

signal state:STD_LOGIC_VECTOR(2 DOWNTO 0):="111"; signal SR:STD_LOGIC_VECTOR(1 DOWNTO 0); begin

process(clk_1KHz,state,SR)

begin

if rising_edge(clk_1KHz) and clk_1KHz='1' then if state="111" then

case SR is

when "10"=>state

when others=>state

end case;

elsif state="011" then

case SR is

when "01"=>state

when "10"=>state

when others=>state

end case;

elsif state="001" then

case SR is

when "01"=>state

when "10"=>state

when others=>state

end case;

elsif state="010" then

case SR is

when "01"=>state

when others=>state

end case;

else

state

end if;

end process;

clean

count_dis

end Behavioral;

5 扫描显示控制电路

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code.

--library UNISIM;

--use UNISIM.VComponents.all;

entity display is

Port ( clk : in STD_LOGIC;

hs_1 : in STD_LOGIC_VECTOR (3 downto 0); hs_2 : in STD_LOGIC_VECTOR (3 downto 0); s_1 : in STD_LOGIC_VECTOR (3 downto 0);

s_2 : in STD_LOGIC_VECTOR (3 downto 0);

m_1 : in STD_LOGIC_VECTOR (3 downto 0); m_2 : in STD_LOGIC_VECTOR (3 downto 0);

shumaguan : out STD_LOGIC_VECTOR (7 downto 0); duanSel : out STD_LOGIC_VECTOR (6 downto 0)); -- dpsel :out STD_LOGIC;

end display;

architecture Behavioral of display is

signal count:STD_LOGIC_VECTOR(2 downto 0):="000";

signal BCD:STD_LOGIC_VECTOR (3 downto 0);

signal sig:STD_LOGIC_VECTOR (7 downto 0);

--signal dp:STD_LOGIC:='1';----控制小数点的亮与灭

begin

------------------------------------------------------

--------------------完成计数功能----------------------

------------------------------------------------------

cnt:process(clk) is

begin

if rising_edge(clk) and clk='1' then

if count="111" then

count

else

count

end if;

end process;

------------------------------------------------------

--------------------多路选择器------------------------

------------------------------------------------------

MUL:process(count) is

begin

case count is

when "000"=>BCD

when "001"=>BCD

when "010"=>BCD

when "011"=>BCD

when "100"=>BCD

when "101"=>BCD

when "110"=>BCD

when "111"=>BCD

when others=>BCD

end case;

end process;

------------------------------------------------------

----------------段选控制------------------------------

------------------------------------------------------

DUAN:process(BCD) is

begin

case BCD is

-------abcdefg---------------

-------0123456---------------

when "0000"=>duanSel

when "0001"=>duanSel

when "0010"=>duansel

when "0011"=>duansel

when "0100"=>duansel

when "0101"=>duansel

when "0110"=>duansel

when "0111"=>duansel

when "1000"=>duansel

when "1001"=>duansel

when "1111"=>duansel

when others=>duansel

end case;

-- if count="011" or count="110" then

-- dp

-- end if;

end process;

--dpsel

----------------------------------------------------

-----------------片选控制---------------------------

----------------------------------------------------

pian:process(count) is

begin

case count is

when "000"=>sig

when "001"=>sig

when "010"=>sig

when "011"=>sig

when "100"=>sig

when "101"=>sig

when "110"=>sig

when "111"=>sig

when others=>sig

end case;

end process;

shumaguan

end Behavioral;

6 按键消抖电路

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code.

--library UNISIM;

--use UNISIM.VComponents.all;

entity key_debounce is

Port ( clk : in STD_LOGIC;

key_in : in STD_LOGIC;

key_out : out STD_LOGIC);

end key_debounce;

architecture Behavioral of key_debounce is signal cnt:std_logic_vector(2 downto 0); signal k1,k2:std_logic;

begin

P1:process(key_in,clk)

begin

if key_in='1' then

cnt

elsif falling_edge(clk) then if cnt/=7 then

cnt

end if;

end process;

P2:process(clk)

begin

if falling_edge(clk) then

if cnt/=7 then

else

end if;

end process;

P3:key_out

end Behavioral;

与《数字秒表的设计与实现实验报告》相关的范文

12-04 高效液相色谱仪验证方案

高效液相色谱仪验证方案验证文件类别：技术标准编号：V-A-c-004-0 部门：验证委员会页码：共1页，第1页高效液相色谱仪验证方案版次：¨ 新订 ¨替代：起草：年月日部门审核：年月日审阅会签：（验证委员会）批准：年月日实施日期：年月日复印数：批准：分发至：目录 1.设备基本情况 1.1概述 1.2基本情况 3职责 3.1验证委员会 ...

08-11 中学现代教育技术工作总结

推进数字化校园建设，构建信息化教学模式 -ＡＡ市XX中学现代教育技术工作总结　　我校自五十年代初创办，一九五八年正式被ＡＡ县命名XX中学以来，一直是一所农村普通中学，由于方方面面的原因，学校占地一直没有多大的扩展，至今仅有二万八千多平方米，学校建筑面积也不大，仅有一万六千多平方米，且各幢建筑都较陈旧，缺少现代化的气息，在这种办学条件普通、硬件不过“硬”的情况下，我们觉得，要使学校更好地适应现代社 ...

08-30 初中毕业生科学实验操作终结性测评实施方案

20XX年初中毕业生科学实验操作终结性测评实施方案一、指导思想：通过科学探究实验考核，激发学生学习科学的兴趣，培养学生的科学思想、方法、动手能力，发展学生的个性。重点考核学生实验操作、方案设计、数据的分析和处理等方面的科学探究能力，使每个学生在评价中都能获得成功和自信，展示自己的才能。二、考核技能要求：（一）操作技能的要求必须达到3个层次： 1、模仿水平；2、独立操作水平；3、思 ...

07-24 电子测量实训报告

电子测量实训报告一.实训目的（1）熟悉常用电子仪器的功能及使用方法。（2）掌握常用电子仪器的工作原理。（3）掌握常用电子仪器附加功能的使用。（4）熟练使用常用电子仪器进行数据测量。（5）掌握常用电子元器件的测量方法，掌握电子元器件的焊接技巧和装配工艺；学会使用万用表、示波器、毫伏表、频率计、信号发生器等电子测量仪器。掌握查找电子设备故障的一般方法。培养学生实际动手操作能力；为学生以后参加工作打 ...

03-11 最新大学生金工实习报告

　　“金工实习”是一门实践性的学科基础课，也是我们工科学生必须进行的工程训练、培养工程意识、学习工艺知识、提高综合素质的重要必修课。　　两个星期，10天的金工实习结束了，给我带来的是回味和不舍，其实金工实习很好玩，也可以学很多的东西，和开始的感觉很不同，开始的时候觉得金工实习一定是很累，而且学不了什么。但经过这些日子，学会了很多以前没有学过的东西，很有用啊！2个星期的时间太少了，因为还有很多知识 ...

06-08 暑期北京实习报告(研究所)

　　20XX年暑假，系里为大家安排了前往中国科学院在北京的几个研究所的认识实习，这对我们0111的同学来说是一个难得机会。三年的大学生活已经过去，不少同学都面临继续深造或参加工作的选择，然而，大多数同学对计算机专业的认识还只停留在书本理论上，对于如何应用学到知识，以及现代社会需要什么样的计算机人才还是知之甚少。所以，大家急需这样一次对能够本专业研究和应用现状进行系统全面认识了解的机会。参加这次实 ...

08-03 机电机械仪表自动化专业实习报告总结范文

机电机械仪表自动化专业实习报告总结范文一、实习时间：20xx.1.2-20xx.1.11 二、实习地点：湖南工业大学电气楼三、指导老师：刘老师四、实习目的：通过二个星期的电子实习，对绘制原理图PcB图打印曝光显影腐蚀钻孔焊接门铃电路工作原理等有了一个基本的了解，对制作元器件收音机的装机与调试有一定的感性和理性认识，打好了日后学习计算机硬件基础。同时实习使我获得了收音机的实际生产知识和装配技 ...

10-08 市物联网产业十二五发展规划

市物联网产业十二五发展规划按照市委、市政府关于“加快新兴产业发展，培育新的经济增长点”战略部署，为加快培育和发展我市物联网产业，特制定本规划。一、发展现状（一）国内外物联网产业发展态势。随着现代通信技术、计算机信息技术和传感技术的广泛应用，物联网相关产业得到了快速发展。国际电信联盟在20XX年度的互联网报告中，首先提出“物联网”概念并预言“无所不在的物联网通信时代即将到来”。美国把“宽带网 ...

07-18 矿山毕业实习报告

矿山毕业实习报告根据学校教学计划以及中平能化集团梨园矿宁庄井的安排，20XX年3月7日至20XX年4月7日为实习期，我于20XX年3月2日来到中平能化集团梨园矿，于3月7日分到宁庄井实习。我的实习总共分为两个阶段。第一个阶段是20XX年3月2日至20XX年3月6日，在梨园矿职教中心实习，主要负责的是梨园矿各属井员工的培训工作，该工作主要包括的职责有负责员工培训期间的日常管理工作，负责受理投诉和来 ...

10-16 个人教学工作总结

　　本学期，我校为进一步转变教育观念，坚持“以人为本，促进学生全面发展，打好基础，培养学生创新能力”的办学宗旨，以自主-创新课堂教学模式的研究与运用为重点，以抓好科研兴教为先导，努力实现教学高质量、师资高水平、管理高效率。　　一、抓《标准》学习转变教育观念　　现代社会对教育提出了新的挑战和要求。全球化、信息化和高科技发展的趋势，要求现代公民具备创新的精神、开放的视野、合作的意识，以及搜集、处理 ...

随机推荐

猜你喜欢

数字秒表的设计与实现实验报告

·观后感:踏实干事.平凡做人

·地税系统党务工作培训体会(2篇)

·超经典人生哲理

·读柏杨先生[丑陋的中国人]总结.摘要和思考

·2016年公司三八节新闻稿

·全国初中数学竞赛试题及答案(1994年)

·演练总结讲话

·诺贝尔发明炸药

·2017考研:管理学专业院校排名

·[虾仁冬瓜汤的做法大全]虾仁冬瓜汤的家常做法

·总书记建党85周年讲话心得体会大家谈

·中小学班主任工作总结

·个人住房借款保证合同

·教学叙事[小草的成长]

·接收预备党员主持词

·班主任工作经验之谈

·水龙头的漏水处理方法

·"四大奇书"为何集中出现在明代

·严以用权是领导干部必须坚持的工作准则

·积累成就成功